|
本秒表计时器用于体育竞赛及各种要求有较精确时的各领域。此计时器是用一块专用的芯片，用VHDL语言描述的。它除开关、时钟和显示功能以外，它还包括1/100s计时器所有的控制和定时功能，其体积小，携带方便。 计时器的设计功能： （1） 精度应大于1/100s （2） 计时器的最长计时时间为1小时 在一般的短时间计时应用中，1小时应该足够了。为此需要一个6位显示器，显示最长时间为59分59.99秒。 （3） 设置复位和启/停开关 复位开关用来使计时器清0，并作好清0准备。启/停开关的使用方法与传统的机械计时器相同，即按一下启/停开关，启动计时器开始计时，再按一下启/停开关计时终止。复位开关可以在任何情况下使用，即使在计时过程中，只要按一下复位开关，计时进程应立即终止，并对计时器清零。 设计方案： 为了便于描述，将整个计时控制芯片分成5个子模块：键输入子模块（keyin）,时钟产生子模块（clkgen）,控制子模块（ctrl）,定时计数子模块（cntclk）和显示子模块（disp）,各模块之间信号连接关系的方框图如下： 芯片设计： 各模块程序及生成的符号文件如下： keyin模块设计 该模块的描述是为了产生单个复位脉冲res和启停脉冲stst.整个功能模块用两个进程语句描述。 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity keyin is port(reset,start_stop,clk :in std_logic; res,stst :out std_logic); end entity; architecture a of keyin is signal res0,res1,stst0,stst1 :std_logic; begin process(clk) begin if(clk'event and clk='0')then res1<=res0; res0<=reset; stst1<=stst0; stst0<=start_stop; end if; end process; process(res0,res1,stst0,stst1) begin res<=clk and res0 and (not res1); stst<=clk and stst0 and (not stst1); end process; end a; clkgen模块设计 该模块的功能是产生100Hz的计时允许信号cntclk和25Hz的宽度为1ms的键输入时钟信号keycek. LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY cnt10 IS PORT (reset,en,clk:IN STD_LOGIC; carry:OUT STD_LOGIC; q :OUT STD_LOGIC_VECTOR(3 DOWNTO 0)); END CNT10; ARCHITECTURE rtl OF cnt10 IS SIGNAL qs :STD_LOGIC_VECTOR(3 DOWNTO 0); SIGNAL ca :STD_LOGIC; BEGIN PROCESS(clk) BEGIN IF(clk'EVENT AND clk='1')THEN IF(reset='1')THEN qs<="0000"; ELSIF(en='1') THEN IF(qs="1001") THEN qs<= "0000"; ca<='0'; ELSIF(qs="1000") THEN qs<= qs+1; ca<='1'; ELSE LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY cnt4 IS PORT (reset,en,clk:IN STD_LOGIC; carry :OUT STD_LOGIC; q :OUT STD_LOGIC_VECTOR(1 DOWNTO 0)); END CNT4; ARCHITECTURE rtl OF cnt4 IS SIGNAL qs :STD_LOGIC_VECTOR(1 DOWNTO 0); SIGNAL ca :STD_LOGIC; BEGIN PROCESS(clk) BEGIN IF(clk'EVENT AND clk='1')THEN IF(reset='1')THEN qs<="00"; ELSIF (EN='1')THEN IF(qs="11") THEN qs<= "00";
下一篇链接：分频器VHDL描述
上一篇链接：如何降低FPGA设计功耗 |
